英语原文共 10 页，剩余内容已隐藏，支付完成后下载完整资料
斩波式开关电源
摘要
用于控制主开关元件5的接通/断开操作的振荡电路1被布置成包括在其一端耦合到直流电源的第一电感器L1，用于打开和闭合地之间的连接的振荡开关元件Q2电平和第一电感器LI的另一个端子，感应耦合到第一电感器LI的第二电感器L2，用于在振荡开关元件Q2导通时产生用于接通振荡开关元件Q2的反馈输出，以及电压 用于检测直流输出端22的误差电压的稳定电路2，并且当检测到的误差电压表示直流输出端22的电压的增加时，用于减小对于振荡开关元件Q2的反馈输出的电平，对应于一定量的电压增加。
背景技术
本发明涉及一种用于升压输入电压的斩波型开关电源，更具体地，涉及一种斩波型开关电源，其中用于控制开关元件的接通/断开操作的振荡电路由振荡电路形成，振荡电路 通过使用彼此耦合的一对电感器执行振荡操作。
作为能够通过简单的电路装置获得升压的DC输出的斩波型开关电源之一，存在一种自激式斩波型开关电源，其中开关元件形成振荡电路的一部分，如图2的框2。 然而，例如通过使用自激式斩波型开关电源获得超过10W的直流输出时，容易发生在负载变化时振荡动作停止的问题。相反，当设定元件的常数使得振荡操作几乎不停止时，转换效率可能降低。因此，当获得诸如10W等相对大的电力的DC输出时，采用单独激励型布置，其中与开关电路分开设置振荡电路，并且控制开关元件的接通/断开操作通过振荡电路的输出。
图4示出了上述斩波式开关电源。 也就是说，斩波型开关电源设置有用于产生矩形波形信号的三角波产生电路72和具有由三角波产生电路72产生的矩形波形35信号的一个端子的比较器71， 施加直流输出73的分压的其他端子。 此外，斩波型开关电源被配置为通过使用比较器71的40输出来执行用作开关元件的晶体管74的导通/截止控制。
然而，当采用上述布置时，出现以下问题。也就是说，斩波型开关电源改变晶体管74处于导通状态的时间段与晶体管处于截止状态的时间45周期之间的比率，从而将DC输出73控制到预定电压。此外，晶体管74导通的周期与由三角波产生电路72产生的三角波形信号的周期相同。因此，负载越小晶体管74的时间的比率越小处于ON状态。因此，当负载变为几乎为0时，晶体管74处于导通状态的时间段变得非常短。结果，在晶体管移动到饱和状态的导通状态的过程中出现晶体管74截止的现象。因此，存在如下问题：当负载变小时，晶体管74的损耗增加，因此转换效率降低。
发明内容
因此，为了解决上述现有技术的问题，本发明是为了解决现有技术的问题而提出的，其目的在于提供一种能够防止转换效率降低的斩波型开关电源，即使负载变小 当负载变小时，通过使用用于间歇振荡的振荡电路的输出来控制升压开关元件的导通/截止操作。
除了上述目的之外，本发明的另一个目的是提供一种斩波型开关电源，其可以采用具有低耐受电压的元件作为用于振荡的开关元件，使得当切换时产生在电感器中的电流 用于振荡的元件被截止通过二极管在直流输出端10中流动，从而抑制在电感器中产生的电压的增加。
除了上述目的之外，本发明的另一个目的是提供一种斩波型开关电源，其可以通过将振荡输出通过PNP晶体管施加到FET的栅极而提高15次间歇振荡时的转换效率。
为了实现上述目的，根据本发明的斩波型开关电源被应用于斩波型开关电源，其中通过振荡电路的输出来控制其导通/截止操作的主开关元件打开和关闭 主电感器的一个端子与直流电源耦合的主电感器的另一端与地之间的连接，并且通过使用与主电感器的另一端耦合的整流和平滑电路取出直流输出，振荡 电路被布置成包括：
耦合在其一个端子连接到DC电源的第一电感器;
振荡开关元件，用于打开和闭合第一电感器的地电平和其它端子之间的连接;
第二电感器，电感耦合到第一电感器，用于产生一反馈输出用于导通时的振荡的振荡开关元件被导通的开关元件;
以及电压稳定电路，用于检测从整流平滑电路输出的直流输出的误差电压，并且当检测到的误差电压表示直流输出的电压的增加时，为了降低引起的反馈输出的电平 振荡开关元件对应于增加的电压的量。
也就是说，当负载变小时，直流输出的电压增加。因此，电压稳定电路降低对振荡开关元件的反馈输出的电平，最终使得振荡开关元件感应的反馈输出的电平为零。当发生这种现象时，由于振荡开关元件不能接通，振荡操作停止。在振荡动作停止的期间，直流输出的电压降低，当从第二电感器输出的反馈输出的一部分感应到振荡开关元件时，振荡动作再次开始。以这种方式，进行间歇振荡操作。在间歇振荡的振荡期间，产生在振荡周期和非振荡周期中消耗的电力。换句话说，在振荡期间产生的电力变大。因此，振荡开关元件处于导通状态的时间段变为足够的时间。因此，主开关元件相对于主开关元件处于饱和导通状态的时间段从导通状态向断开状态转移的反应时间的比例为小值。这意味着即使负载变小，主开关元件的开关损耗几乎不增加。
除了上述结构之外，斩波型开关电源被配置为还包括具有耦合到第一电感器的另一端的一个端子和耦合到任意DC输出的电流路径的另一端子的钳位二极管，其中 当振荡开关元件断开时，钳位二极管被布置成使得钳位二极管流过其中的方向。
也就是说，当振荡开关元件截止时，在第一电感器的另一端产生的电流通过钳位二极管流入直流输出。 因此，第一电感器的另一端的电压被抑制到直流输出电压附近的电压。
除了上述结构之外，使用FET作为主开关元件将斩波型开关电源施加到一个，并且振荡电路还包括具有耦合到DC电源的发射极和耦合到DC电源的基极的PNP晶体管 第一电感器的另一端子，其中通过使用从PNP晶体管的集电极输出的输出将FET控制在其开/关操作。
也就是说，在间歇振荡状态的振荡停止状态下，由于振荡开关元件截止，所以PNP晶体管截止。 因此，由于在振荡停止状态下没有电流流入PNP晶体管，所以振荡电路的耗散电流变小。
附图说明
图1是表示本发明的实施方式的斩波型开关电源的电连接的电路图。
图2是表示直流输出的负载变为规定值时的实施方式的主要部分的信号波形的说明图。
图3是表示直流输出的负载变得相当小时的本实施方式的主要部分的信号波形的说明图。
图4是表示现有技术的电气配置的框图。
具体实施方式
将参照附图说明本发明的实施例。
图1是表示本发明的实施方式的斩波型开关电源的电连接的电路图。
根据本实施例的斩波型开关电源简要地设置有在其一端耦合到直流电源21的主电感器L3，用于打开和闭合主电感器L3的另一端之间的连接的主开关元件5 和地电平，用于整流和平滑在主电感器L3的另一端产生的输出以取出直流输出22的整流和平滑电路3，用于控制主开关的导通/截止操作的振荡电路1 元件5和两个电阻器R1和R2。
虽然DC电源21的电压可以是任意值，但是在本实施例中电压设定为10伏。 此外，在本实施例中，尽管直流输出22的电压可以是高于直流电源21的电压的电压范围内的任意值，但是电压设定为约27伏特。 此外，斩波型开关电源被布置成使得可以从DC输出端22最大地取出大约0.6A的电流。
由于主开关元件5是用于打开和闭合连接的元件，它可以由NPN晶体管，FET等形成。 因此，在本实施例中，使用其中具有保护二极管D2的N沟道型MOSFET作为主开关元件5（以下将主开关元件5称为FET 5）。 当FET 5断开时，主电感器L3用作当FET 5导通到整流平滑电路3时将由电流所流动的能量发送的元件。
整流平滑电路3包括在其阳极耦合到主电感器L3的另一端的整流二极管D1，平滑电容器C1，其一端连接到二极管D1的阴极，另一端接地，电感器L4 用于消除具有耦合到二极管D1的阴极的一个端子的高频分量，以及平滑电容器C2，其具有耦合到电感器L4的另一个端子并且另一个端子接地的一个端子。 电感器L4和电容器C2之间的连接点被引入未示出的负载作为直流输出22。
将详细说明振荡电路1。
电感器6是设置有抽头的线圈，其配置方式是使得从线圈部分L1到线圈的一个端子的线圈部分L1形成权利要求中所述的第一电感器，并且线圈部分L2从接头到接头的另一端子 线圈形成权利要求书中所述的第二电感器。 因此，第一电感器L1和第二电感器L2形成感应耦合到彼此的电感器。 由于第一电感器L1和第二电感器L2可以是彼此感应耦合的线圈，或者可以由缠绕在同一芯上的两个线圈形成。
第一电感器L1和第二电感器L2以上述方式配置，并且第一电感器LI的一个端子耦合到直流电源21.第一电感器L1的另一个端子耦合到晶体管Q2的集电极 并且晶体管Q2的发射极接地。 也就是说，晶体管Q2用作开关第一电感器L1的另一端与地电平之间的连接的振荡开关元件。
第二电感器L2是在导通晶体管Q2时产生用于导通晶体管Q2的反馈输出的电感器。 为此，第二电感器L2的一个端子耦合到DC电源，并且第二电感器L2的另一个端子通过用于限制电流的电阻器R6耦合到晶体管Q2的基极。 由电容器C3和电阻器R5形成的串联电路与电阻器R6并联耦合。 由电容器C3和电阻器R5形成的串联电路用作当晶体管Q2从导通状态切换到断开状态时提高移动速度的电路，反之亦然。
由晶体管Q3，齐纳二极管D4和电阻R8形成的块2用作电压稳定电路，其检测从整流和平滑电路3输出的直流输出22的误差电压，并且当检测到的误差电压表示 直流输出端22的电压的增加可以减小从第二电感器L2引入到晶体管Q2的基极的反馈输出的电平，这与电压的增加量相对应。
为此，齐纳二极管D4的阴极耦合到二极管D1的阴极。 齐纳二极管D4的阳极被引入晶体管Q3的基极。 晶体管Q3的集电极耦合到晶体管Q2的基极，并且晶体管Q3的发射极接地。 电阻器R8耦合在晶体管Q3的基极与地电平之间。
电压稳定电路2以上述方式配置。 因此，当DC输出的电压超过齐纳二极管D4的齐纳电压和15晶体管Q3的基极 - 发射极电压之和的电压时，与超过的电压相对应的电流流入 晶体管Q3的基极。当基极电流流入晶体管Q3时，该晶体管分流从第二电感器L2输出的反馈输出。因此，当晶体管Q3分流20反馈输出时，流入晶体管Q2的基极的反馈输出的电流值减小。电阻器R8用作防止晶体管Q3的基极打开的元件。
用于抑制第一电感器L1的另一端处的阻抗增加的电阻器R7耦合在第一电感器L1的另一端和地电平之间。 第一电感器L1的另一个端子也耦合到钳位二极管D3的阳极。 钳位二极管D3的阴极耦合到形成DC输出端22的路径的二极管D1l的阴极。
如上所述，第一电感器L1的另一个端子耦合到钳位二极管D3。 因此，晶体管Q2的集电极电压（以下称为主点23的电压35）的最大值被抑制在接近直流输出端22的电压的值。
直流电源21耦合到PNP晶体管Q1的发射极，并且PNP晶体管Q1的基极耦合到第一电感器L1至40的另一端，用于限制电流的电阻器R4。当没有电流流过电阻器R4时，电阻器R3耦合在PNP晶体管Q1的基极和发射极之间，以便将其基极电压升高到其发射极电压。PNP晶体管Q1的集电极通过用于限制电流的电阻器R2被引入FET5的栅极45。用于放电积聚在FET5的栅极中的电荷的电阻器R1耦合在FET的栅极和地电平之间。
图2是表示直流输出22的负载变为规定值时的本实施方式的主要部分的信号波形的说明图。
图3是表示在直流输出22的负载变得相当小的值时的本实施方式的主要部分的信号波形的说明图。 将根据需要参考这些图来说明实施例的操作。
当直流电压从直流电源21提供给晶体管Q2时，晶体管Q2对应于由第一电感器L1和第二电感器L2形成的反馈路径60进行阻塞振荡。 也就是说，当晶体管Q2从截止状态转变到导通状态时，在第二电感器L2中产生电压到晶体管Q2的基极电流的流动方向，由此晶体管Q2继续导通65状态。 然后，当集电极电流增加并达到接近基极电流的时间的值时，集电极电流开始下降。 因此，晶体管Q2突然变为OFF状态。 然后，当累积在第一电感器L1中的能量完全放电时，晶体管Q2从截止状态转换到导通状态。 重复这样的操作序列以使振荡电路处于振荡状态。
作为上述振荡操作的结果，当晶体管Q2导通时，第一电感器L1的另一个端子（主要点23的电压）的电压变为约0伏，同时变为大约直流输出的电压 22，当晶体管Q2截止时。 因此，当主点23的电压变为约0伏时，PNP晶体管Q1导通，而当主点23的电压变为大约直流输出22的电压时，PNP晶体管Q1截止。 相反，当PNP晶体管Q1导通时，将FET 5导通的电压施加到FET5的栅极。当PNP晶体管Q1截止时，FET 5的栅极电压变为0伏， 所以FET 5关断。
作为上述操作的结果，FET5与晶体管Q2的导通/截止操作同步地导通和截止。 因此，当FET 5断开时，通过其中FET5导通时流过的电流在主电感器L3中累积的能量被放电，从而将升压电压作为直流输出22输出。当直流输出22 被增加以使电流流过齐纳二极管D4，在晶体管Q2的导通时流入晶体管Q2的基极的电流减小。结果，晶体管Q2处于导通状态的时间段变短，因此FET5处于导通状态的时间周期变短。
如上所述，在FET 5的开关动作的一个周期中，当直流输出22的电压上升时，FET5为导通状态的时间周期的比例变短，而当 直流输出端22的电压降低。 因此，当预定量的电流流过直流输出22的负载时，晶体管Q2连续地重复开/关操作，使得直流输出22的电压稳定在接近齐纳电压之和的值 的齐纳二极管D4和晶体管Q3的基极 - 发射极电压。
图2所示的波形展示出了在上述操作状态下的FET 5的漏极电压的变化（以下称为主点25处的电压）。 当FET 5导通时，主点25处的电压接近0伏，而当FET 5断开时，主点25处的电压约为27伏（由VI示出）。 波形26示出了在前述操作状态下FET 5的漏极电流的变化。 FET的漏极电流的最大值约为4A（由II表示）。
当直流输出22的负载变
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[487623]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
